Zobrazeno 1 - 6
of 6
pro vyhledávání: '"Chattopadhyay, Saranyu"'
With the increasing availability of parallel computing power, there is a growing focus on parallelizing algorithms for important automated reasoning problems such as Boolean satisfiability (SAT). Divide-and-Conquer (D&C) is a popular parallel SAT sol
Externí odkaz:
http://arxiv.org/abs/2209.05201
Autor:
Chattopadhyay, Saranyu, Lonsing, Florian, Piccolboni, Luca, Soni, Deepraj, Wei, Peng, Zhang, Xiaofan, Zhou, Yuan, Carloni, Luca, Chen, Deming, Cong, Jason, Karri, Ramesh, Zhang, Zhiru, Trippel, Caroline, Barrett, Clark, Mitra, Subhasish
Hardware accelerators (HAs) are essential building blocks for fast and energy-efficient computing systems. Accelerator Quick Error Detection (A-QED) is a recent formal technique which uses Bounded Model Checking for pre-silicon verification of HAs. A
Externí odkaz:
http://arxiv.org/abs/2108.06081
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Singh, Eshan, Lonsing, Florian, Chattopadhyay, Saranyu, Strange, Maxwell, Peng Wei, Xiaofan Zhang, Yuan Zhou, Deming Chen, Cong, Jason, Priyanka Raina, Zhiru Zhang, Barrett, Clark, Mitra, Subhasish
Publikováno v:
DAC: Annual ACM/IEEE Design Automation Conference; 2020, Issue 57, p77-82, 6p
