Zobrazeno 1 - 10
of 1 788
pro vyhledávání: '"Carry-save adder"'
Publikováno v:
E3S Web of Conferences, Vol 540, p 14003 (2024)
A high speed and area efficient Montgomery modular multiplication algorithm is implemented. In the proposed multiplier high speed is achieved by using the carry save adder (CSA) to reduce the carry propagation at the addition operation stage due to t
Externí odkaz:
https://doaj.org/article/57471bc69ce2472680c1dfc622fa1706
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Rashmi Samanth, Subramanya G. Nayak
Publikováno v:
International Journal of Electronics and Telecommunications, Vol vol. 68, Iss No 2, Pp 307-313 (2022)
The multiply-accumulator (MAC) unit is the basic integral computational block in every digital image and digital signal processor. As the demand grows, it is essential to design these units in an efficient manner to build a successful processor. By c
Externí odkaz:
https://doaj.org/article/8c5f31490b3d431892c59f6efc43d306
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
An area-efficient high Wallace tree multiplier using adders is presented in this paper. The proposed Wallace tree multiplier is designed using logic gates and adders. The design is implemented in Cadence Virtuoso using a 45-nm technology library. The
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=od______2659::7ac2a9c43a7403131e66d7ec01eefd20
https://zenodo.org/record/8171328
https://zenodo.org/record/8171328
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
International Journal of Advanced Research in Science, Communication and Technology. :716-721
This paper presents modified binary Vedic multiplication using carry save adder. The suggested modified binary Vedic multiplication technique is more efficient in terms of delay. The proposed circuit is implemented in Verilog HDL. The Xilinx ISE Desi
Autor:
Pankaj Rangaree, Saba Azeez
Publikováno v:
International Journal of Advanced Science Computing and Engineering. 3:10-17
Three operand binary adder is the basic functional unit to perform the pseudorandom bit generator algorithms and in various cryptography. The basic method used to perform the three-operand binary addition is carry save adder, which leads to high dela