Zobrazeno 1 - 10
of 419
pro vyhledávání: '"CMOS digital integrated circuits"'
Publikováno v:
The Journal of Engineering, Vol 2023, Iss 8, Pp n/a-n/a (2023)
Abstract The continued quest for finding a low‐power and high‐performance hardware algorithm for signed number multiplication led to designing a simple and novel radix‐8 signed number multiplier with 3‐bit grouping and partial product reducti
Externí odkaz:
https://doaj.org/article/dea41d71b630484b91ef8c10c254185e
Publikováno v:
Electronics Letters, Vol 59, Iss 8, Pp n/a-n/a (2023)
Abstract This paper proposes a small‐area and low‐power all‐digital duty cycle corrector with de‐skew circuit. By adopting the proposed delay unit containing a pre‐charge transistor, half cycle delay line can accurately generate half‐cycl
Externí odkaz:
https://doaj.org/article/84ff5ff2ed6644bf8f0b59c7d2cd1428
Autor:
Gianluca Giustolisi, Gaetano Palumbo
Publikováno v:
IEEE Access, Vol 10, Pp 75482-75494 (2022)
In this paper we analyze, design and compare six significant topologies of one-bit full adders in terms of their Energy-Efficient Curves in the Energy-Delay Space. We define the simulation strategies that are adopted to make a fair comparison even am
Externí odkaz:
https://doaj.org/article/fac5c839a24542d4953e07e7e693f8ee
Publikováno v:
IET Circuits, Devices and Systems, Vol 15, Iss 7, Pp 670-685 (2021)
Abstract This study presents an 8‐bit delay line digital‐to‐time converter (DTC) with pre‐skewing and digital time interpolation. Pre‐skewing that lowers the per‐stage‐delay of delay lines beyond that set by the chosen technology is inv
Externí odkaz:
https://doaj.org/article/e5ebf6343a484468a91a92af5c3e5d6b
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Gianluca Giustolisi, Gaetano Palumbo
Publikováno v:
Electronics; Volume 11; Issue 19; Pages: 3220
In this paper, we design and compare seven meaningful hybrid one-bit full adders topologies that are optimized in terms of energy-delay trade-offs to operate in multibit ripple carry adders. The goal is to provide the designer with a simple and power
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::6a7535b72135a4e8378e546bdbc7fcdb
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
V. R. Tirumalasetty, S. Avireni
Publikováno v:
Radioengineering, Vol 21, Iss 4, Pp 1279-1286 (2012)
Full adder is an essential component for the design and development of all types of processors like digital signal processors (DSP), microprocessors etc. In most of these systems adder lies in the critical path that affects the overall speed of the s
Externí odkaz:
https://doaj.org/article/e9f52c0a19774f669263b0d94d995d6d
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.