Zobrazeno 1 - 9
of 9
pro vyhledávání: '"C. Raibaut"'
Autor:
Rolf Lagerquist, C. Raibaut, Hugh Mair, J. L. Lachese, L. Bouetel, J. Ciroux, F. Piacibello, F. Ben-Amar, Vinod Menezes, F. Jumel, David B. Scott, J. Rosal, Sudha Thiruvengadam, Philippe Royannez, Norman L. Culp, A.E. Rachidi, S. Gururajarao, Michael Patrick Clinton, J. Vaccani, O. Domerego, M. Ball, Uming U. Ko, Minh Chau, R. Hollingsworth, C. Foumet-Fayard
Publikováno v:
2007 IEEE International Conference on Integrated Circuit Design and Technology.
Leakage power management, wireless SoC In this paper we present a leakage management system which takes advantage of the existing clock gating infrastructure. This methodology avoids both RTL and software changes, at the block and chip level. We illu
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::f481689c333b1ca11827ed7a69e5b15a
https://doi.org/10.1109/icicdt.2007.4299538
https://doi.org/10.1109/icicdt.2007.4299538
Autor:
U. Ko, C. Raibaut, J. Ciroux, C. Fournet-Fayard, J.L. Lachese, O. Domerego, L. Bouetel, F. Ben-Amar, M. Ball, J. Rosal, N. Culp, F. Piacibello, J. Vaccani, R. Hollingsworth, V. Menezes, M. Clinton, S. Thiruvengadam, S. Gururajarao, M. Chau, R. Lagerquist, A. Er Rachidi, D. Scott, H. Mair, P. Royannez, F. Jumel
Publikováno v:
2006 Symposium on VLSI Circuits, 2006. Digest of Technical Papers..
In this paper we present a leakage management system which takes advantage of the existing clock gating infrastructure. This methodology avoids both RTL and software changes, at the block and chip level. We illustrate this approach with a 65-nm digit
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::9b565a869537daa2a97b963e8bb5e0bb
https://doi.org/10.1109/vlsic.2006.1705386
https://doi.org/10.1109/vlsic.2006.1705386
Autor:
Mark Streeter, Julie Dong, Franck Dahan, H. Clasen, Hugh Mair, C. Raibaut, B. Pitts, L. Bouetel, Joel Blasquez, Philippe Royannez, David B. Scott, G. Semino, Uming Ko, Mike Wagner
Publikováno v:
ISSCC. 2005 IEEE International Digest of Technical Papers. Solid-State Circuits Conference, 2005..
The new generation of multimedia-application processors requires a drastic leakage reduction to bring the standby current to 50/spl mu/A. An efficient set of leakage reduction techniques, including power gating, memory retention, voltage scaling, and
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::78645f69da097f9a53c7cf10e69e512b
https://doi.org/10.1109/isscc.2005.1493907
https://doi.org/10.1109/isscc.2005.1493907
Autor:
H. Clasen, B. Pitts, Philippe Royannez, Mike Wagner, L. Bouetel, Joel Blasquez, G. Semino, C. Raibaut, Julie Dong, David B. Scott, Franck Dahan, Mark Streeter, Hugh Mair, Uming Ko
Publikováno v:
DAC
Methodology, EDA Flow, scripts, and documentation plays a tremendous role in the deployment and standardization of advanced design techniques. In this paper we focus not only on leakage reduction techniques but also on their deployment as a worldwide
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::1bd87d78a6bb0e991e3cb136f6432e3f
https://doi.org/10.1145/1065579.1065722
https://doi.org/10.1145/1065579.1065722
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.