Zobrazeno 1 - 10
of 11
pro vyhledávání: '"C. Diaz-Llorente"'
Autor:
C. Le Royer, C. Diaz Llorente, Jing Wan, Gerard Ghibaudo, Sebastien Martinie, J.-P. Colinge, Maud Vinet, Sorin Cristoloveanu
Publikováno v:
Solid-State Electronics
Solid-State Electronics, 2019, 159, pp.26-37. ⟨10.1016/j.sse.2019.03.046⟩
Solid-State Electronics, Elsevier, 2019, 159, pp.26-37. ⟨10.1016/j.sse.2019.03.046⟩
Solid-State Electronics, 2019, 159, pp.26-37. ⟨10.1016/j.sse.2019.03.046⟩
Solid-State Electronics, Elsevier, 2019, 159, pp.26-37. ⟨10.1016/j.sse.2019.03.046⟩
We propose three innovative SOI Tunnel FET architectures to solve the recurrent issue of low ION and degraded subthreshold slope measured on TFETs. These are evaluated and compared with a standard TFET structure (with lateral tunneling) using the Sen
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::a893643504e603f01228043a07bbc449
https://hal.science/hal-02321885
https://hal.science/hal-02321885
Autor:
C. Diaz-Llorente, Maud Vinet, Sorin Cristoloveanu, Gerard Ghibaudo, Christoforos G. Theodorou, J.-P. Colinge, C. Le Royer
Publikováno v:
2018 S3S Proceedings
2018 IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S)
2018 IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S), Oct 2018, San Francisco, United States. pp.5.4, ⟨10.1109/S3S.2018.8640190⟩
2018 IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S)
2018 IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S), Oct 2018, San Francisco, United States. pp.5.4, ⟨10.1109/S3S.2018.8640190⟩
session: 3D technology II; International audience; Tunnel FETs fabricated using the low-temperature Cool Cube TM process are compared with devices made with standard high-temperature (HT) technology. Charge pumping (CP) and low-frequency noise (LFN)
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::c8eae9c506bfc8d061951f22f24ac99e
https://doi.org/10.1109/s3s.2018.8640190
https://doi.org/10.1109/s3s.2018.8640190
Autor:
J.-P. Colinge, Gerard Ghibaudo, Perrine Batude, C-M. V. Lu, F. Allain, C. Le Royer, C. Fenouillet-Beranger, M. Vinet, Sorin Cristoloveanu, C. Diaz Llorente, Sebastien Martinie
Publikováno v:
Solid-State Electronics
Solid-State Electronics, Elsevier, 2018, 144, pp.78-85. ⟨10.1016/j.sse.2018.03.006⟩
Solid-State Electronics, 2018, 144, pp.78-85. ⟨10.1016/j.sse.2018.03.006⟩
Solid-State Electronics, Elsevier, 2018, 144, pp.78-85. ⟨10.1016/j.sse.2018.03.006⟩
Solid-State Electronics, 2018, 144, pp.78-85. ⟨10.1016/j.sse.2018.03.006⟩
International audience; This paper reports the fabrication and electrical characterization of planar SOI Tunnel FETs (TFETs) made using a Low-Temperature (LT) process designed for 3D sequential integration. These proof-of-concept TFETs feature juncti
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::132343776d14328efad9eaef1849964b
https://hal.archives-ouvertes.fr/hal-01948037
https://hal.archives-ouvertes.fr/hal-01948037
Autor:
C. Diaz Llorente, Sebastien Martinie, Gerard Ghibaudo, M. Vinet, Perrine Batude, C. Le Royer, C. Fenouillet-Beranger, Sorin Cristoloveanu, F. Allain, C-M. V. Lu
Publikováno v:
2017 EUROSOI-ULIS Proceedings
2017 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS)
2017 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), Apr 2017, Athens, Greece. pp.9-12, ⟨10.1109/ULIS.2017.7962579⟩
2017 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS)
2017 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), Apr 2017, Athens, Greece. pp.9-12, ⟨10.1109/ULIS.2017.7962579⟩
session 1: Nanoscale FETs; International audience; We demonstrate for the first time the fabrication and electrical characterization of planar SOI Tunnel FETs (TFETs) with low temperature (LT) processes devoted to 3D sequential integration. The elect
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::bd9492db32fdfd16b46710e5de201630
https://hal.science/hal-02007188
https://hal.science/hal-02007188
Autor:
C. Diaz-Llorente, Carlos Sampedro, Andres Godoy, C. Medina-Bailon, Luca Donetti, Francisco Gamiz
Publikováno v:
EUROSOI-ULIS 2015: 2015 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon.
The development of a Hybrid Technology and new co-integration schemes of Bulk and SOI devices verify the need to scale sub-22nm FDSOI devices considering BOX engineering including UTBOX, Back-Plane (BP) and Back-Bias (BB) polarization, as breakthroug
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::d962bca405804a8902f4e0f50bb21fe0
https://doi.org/10.1109/ulis.2015.7063828
https://doi.org/10.1109/ulis.2015.7063828
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.