Zobrazeno 1 - 10
of 147
pro vyhledávání: '"B. Jagannathan"'
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
Journal of Vacuum Science & Technology A: Vacuum, Surfaces, and Films. 16:2751-2756
Microcrystalline silicon (μc-Si) was deposited in a simple, low cost microwave electron cyclotron resonance plasma system by H2 dilution of 2% SiH4/Ar. The film growth and properties have been examined with substrate temperatures between 300 and 450
Publikováno v:
Progress in Photovoltaics: Research and Applications. 5:433-441
Autor:
Wayne A. Anderson, B. Jagannathan
Publikováno v:
Journal of Applied Physics. 82:1930-1935
Interface traps created by amorphous silicon (a-Si) deposition using dc magnetron sputtering or a microwave plasma-enhanced chemical vapor deposition method onto p-type crystalline silicon (c-Si) substrates in solar cell structures were studied by th
Publikováno v:
Solar Energy Materials and Solar Cells. 46:289-310
We have investigated the photovoltaic (PV) characteristics of both glow discharge deposited hydrogenated amorphous silicon (a-Si:H) on crystalline silicon (c-Si) in a n + a-Si:H/undoped a-Si:H/p c-Si type structure, and DC magnetron sputtered a-Si:H
Autor:
B. Jagannathan, Wayne A. Anderson
Publikováno v:
Solar Energy Materials and Solar Cells. 44:165-176
Current-voltage-temperature ( I - V - T ) characteristics evaluated near 150K and 300K were used to study the photovoltaic property variations in hydrogenated amorphous silicon (a-Si:H)/crystalline silicon (c-Si) solar cells. The possible carrier tra
Autor:
null Sungjae Lee, L. Wagner, B. Jagannathan, S. Csutak, J. Pekarik, N. Zamdmer, M. Breitwisch, R. Ramachandran, G. Freeman
Publikováno v:
IEEE InternationalElectron Devices Meeting, 2005. IEDM Technical Digest..
We report record RF FET performance in 65 and 90-nm silicon-on-insulator (SOI) CMOS technologies featuring measured gate lengths from 27 to 43 nm and analyze factors contributing to that performance. The effect of layout and geometry optimization as