Zobrazeno 1 - 10
of 57
pro vyhledávání: '"Alameldeen, Alaa"'
Autor:
Behnia, Mohammad, Sahu, Prateek, Paccagnella, Riccardo, Yu, Jiyong, Zhao, Zirui, Zou, Xiang, Unterluggauer, Thomas, Torrellas, Josep, Rozas, Carlos, Morrison, Adam, Mckeen, Frank, Liu, Fangfei, Gabor, Ron, Fletcher, Christopher W., Basak, Abhishek, Alameldeen, Alaa
Recent security vulnerabilities that target speculative execution (e.g., Spectre) present a significant challenge for processor design. The highly publicized vulnerability uses speculative execution to learn victim secrets by changing cache state. As
Externí odkaz:
http://arxiv.org/abs/2007.11818
Autor:
Chang, Kevin K., Lee, Donghyuk, Chishti, Zeshan, Alameldeen, Alaa R., Wilkerson, Chris, Kim, Yoongu, Mutlu, Onur
Publikováno v:
2014 IEEE 20th International Symposium on High Performance Computer Architecture (HPCA), Orlando, FL, 2014, pp. 356-367
Modern DRAM cells are periodically refreshed to prevent data loss due to leakage. Commodity DDR DRAM refreshes cells at the rank level. This degrades performance significantly because it prevents an entire rank from serving memory requests while bein
Externí odkaz:
http://arxiv.org/abs/1712.07754
Autor:
Chang, Kevin Kai-Wei, Lee, Donghyuk, Chishti, Zeshan, Alameldeen, Alaa R., Wilkerson, Chris, Kim, Yoongu, Mutlu, Onur
Modern DRAM cells are periodically refreshed to prevent data loss due to leakage. Commodity DDR DRAM refreshes cells at the rank level. This degrades performance significantly because it prevents an entire rank from serving memory requests while bein
Externí odkaz:
http://arxiv.org/abs/1601.06352
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Alameldeen, Alaa R.1, Nam Sung Kim2, Khan, Samira M.3, Ghasemi, Hamid Reza2, Wilkerson, Chris1, Kulkarni, Jaydeep1, Jiménez, Daniel A.4
Publikováno v:
Intel Technology Journal. 2013, Vol. 17 Issue 1, p36-53. 18p. 3 Diagrams, 2 Charts, 1 Graph.
Publikováno v:
Intel Technology Journal. 2013, Vol. 17 Issue 1, p18-34. 17p. 6 Diagrams, 6 Graphs.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Cache read misses stall the processor if there are no independent instructions to execute. In contrast, most cache write misses are off the critical path of execution, since writes can be buffered in the cacheor the store buffer. With few exceptions,
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::68cd3c1b78cd8c6d53d2545f1f7ad135