Zobrazeno 1 - 10
of 10
pro vyhledávání: '"Akira Kanuma"'
Publikováno v:
Journal of JSEE. 54:31-37
This paper describes the current status of SoC design education programs in Japanese universities promoted by STARC that is a consortium established by major semiconductor manufacturers in Japan. In the first place, this paper introduces outline of e
Autor:
Toshiyuki Yaguchi, K. Fujimoto, Yuichi Miyazawa, S.I. Iida, Koichi Tanaka, T. Yamamoto, Eiichi Katsumata, Akira Kanuma
Publikováno v:
IEEE Journal of Solid-State Circuits. 25:132-141
The token-ring controller (TRC) consists of five functional blocks. they are a dedicated 16-b microprocessor which includes 11 K-word*20-b protocol firmware ROM, finite-state machines for real-time handling of frames, an 896-word*16-b dual-port RAM f
Autor:
Takeshi Kono, Hitoshi Yamanaka, Y. Ozeki, K. Nabeya, H. Yoshino, Y. Tanamura, Hiroaki Komatsu, A. Yoshitake, Yutaka Isoda, Kinya Ishizaka, Masahiro Yanagida, Ryoichi Yamashita, Hiroyuki Sugiyama, Noriyuki Ito, Akira Kanuma
Publikováno v:
ASP-DAC
This paper presents a design methodology that was applied to the design of a 2.4GHz dual-core SPARC64trade microprocessor with 90nm CMOS technology. It focuses on the newly adopted techniques, such as efficient data management in dual-core design, fa
Autor:
Takahisa Hiraide, Akira Kanuma, Tsuyoshi Mochizuki, Masahiro Yanagida, Shigeru Nagasawa, Chihiro Endoh, Yutaka Isoda, Yaroku Sugiyama, Takeshi Kono, Osamu Sugawara, Hitoshi Yamanaka, Kazunobu Adachi, Noriyuki Ito, Eizo Ninoi, Daisuke Maruyama
Publikováno v:
ASP-DAC
This paper present a case-study of delay defect screening applied to Fujitsu 2.16GHz SPARC64 microprocessor. A nonrobust delay test is used while each test vector is compacted to detect multiple transition faults in a standard scan-based design targe
Autor:
Akira Kanuma
Publikováno v:
Solid-State Electronics. 26:47-58
In this paper, optimization algorithms for CMOS circuits are described, from the propagation delay time viewpoint. The propagation delay time for a CMOS in erter is calculated for a step function input. A classical model of I–V characteristics for
Autor:
T. Shimamura, Eiichi Katsumata, Koichi Tanaka, A. Nishikawa, K. Tamaru, H. Shiraishi, Toshiyuki Yaguchi, T. Mineoka, S.I. Iida, K. Fujimoto, Akira Kanuma
Publikováno v:
1989 Proceedings of the IEEE Custom Integrated Circuits Conference.
A description is given of the architecture of the token-ring LAN controller (TRC) compatible with IEEE 802.5 media access control (MAC) protocol, which integrates a frame transmit/receive hardware, a high-speed protocol processor, a three-channel DMA
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.