Zobrazeno 1 - 10
of 1 194
pro vyhledávání: '"ASIC synthesis"'
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
H. C. Prashanth, Madhav Rao
Publikováno v:
IET Computers & Digital Techniques, Vol 2024 (2024)
Unconventional functions, including activation functions and power functions, are extremely hard-to-realize primarily due to the difficulty in arriving at the hierarchical design. The hierarchical design allows the synthesis tool to map the functiona
Externí odkaz:
https://doaj.org/article/3384702895284a64976bfe258ee39e6e
Autor:
Vaibbhav Taraate
Publikováno v:
Logic Synthesis and SOC Prototyping ISBN: 9789811513138
The chapter discusses the ASIC synthesis and frequently used Synopsys DC commands and their role during ASIC synthesis. Even the chapter discusses about the design partitioning, synthesis guidelines, and design constraints. The DC commands used durin
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::f03b8b017fa085b32699c8e77c9f7b4b
https://doi.org/10.1007/978-981-15-1314-5_7
https://doi.org/10.1007/978-981-15-1314-5_7
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
2017 1st Conference on PhD Research in Microelectronics and Electronics Latin America (PRIME-LA).
This work presents the design of a Morse decoder implemented using fourteen different architectures described in Verilog. All designs are synthesized in FPGA and ASIC, using Xilinx ISE and Vivado for the former and Leonardo Spectrum and Design Compil
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::2895690523be47798cec3957e8d9f6be
https://doi.org/10.1109/prime-la.2017.7899168
https://doi.org/10.1109/prime-la.2017.7899168
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
VLSI-DAT
Increasing complexity of cutting-edge System-on-Chips (SoCs) is forcing designers to adopt high-level language-based specifications compared to traditional Register Transfer Level (RTL). A range of high-level synthesis tool flows are currently availa
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::8765c6d3edead52e4ea0de1adb506d9a
https://doi.org/10.1109/vlsi-dat.2012.6212614
https://doi.org/10.1109/vlsi-dat.2012.6212614
Publikováno v:
ASP-DAC
Flip-flop has long been used as a sequencing element of choice in ASIC design; commercial synthesis tools have also been developed in this context. This work has been motivated by a question of whether existing CAD tools can be employed from RTL to l
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::bbb5f6e79bf4d7c16316c96a94413cd9
https://doi.org/10.1109/aspdac.2013.6509621
https://doi.org/10.1109/aspdac.2013.6509621
Publikováno v:
Journal of VLSI signal processing systems for signal, image and video technology. 4:259-268
In this paper a new and efficient method is presented for optimizing the mapping ofnonuniform recurrence equations on regular array architectures. The method is based on applyingnonlinear transformations on theindices of the recurrence equations by r
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::8450e4ce9d55d7bd79f1433cfb0a7219
https://doi.org/10.1007/bf00930639
https://doi.org/10.1007/bf00930639