Zobrazeno 1 - 10
of 24
pro vyhledávání: '"A.T. Tilke"'
Autor:
Jan Paul, Thomas Mikolajick, Stephan Wege, M.F. Beug, N. Chan, V. Beyer, Malte Czernohorsky, R. Knöfler, A.T. Tilke, Paweł Piotr Michałowski, M. Ackermann, L. Bach, Christoph Ludwig, U. Bewersdorff-Sarlette
Publikováno v:
Microelectronic Engineering
TANOS-NAND flash process integration generates various technological difficulties; one of the most relevant is the patterning of TaN metal gates together with Al"2O"3 high-k dielectrics. BCl"3/N"2 based high-temperature plasma etching preferably used
Autor:
Karl-Heinz Bach, M. Galiano, Manfred Eller, Richard A. Conti, R. Lindsay, A.T. Tilke, William C. Wille, Chris Stapelmann, A. Jain, Roland Hampp, R. Jaiswal
Publikováno v:
IEEE Transactions on Semiconductor Manufacturing. 20:59-67
In the present work, a high aspect ratio process (HARP) using a new O3/TEOS based sub atmospheric chemical vapor deposition process was implemented as STI gapfill in sub-65-nm CMOS. Good gapfill performance up to aspect ratios greater than 10:1 was d
Autor:
M.F. Beug, A.T. Tilke, R. Hoffmann, Malte Czernohorsky, L. Bach, D. A. Lohr, T. Melde, Roman Knoefler, U. Bewersdorff-Sarlette, Konrad Seidel, V. Beyer, Jan Paul
Publikováno v:
2009 IEEE International Memory Workshop.
This paper presents charge trapping (CT) cells integrated with a sacrificial liner at the word line (WL) side wall which improves significantly the erase and retention characteristics, currently the main issues in CT memory devices.
Autor:
Malte Czernohorsky, Roman Knoefler, L. Bach, Thomas Mikolajick, U. Bewersdorff-Sarlette, A.T. Tilke, T. Melde, M.F. Beug, V. Beyer, Jan Paul
Publikováno v:
IEEE Electron Device Letters
This letter investigates a new select device disturb phenomenon in TANOS NAND flash memories. Since NAND string select devices contain the same charge trap (CT) stack as the memory cells, they are, in principle, programmable. We observe a select thre
Autor:
Christoph Ludwig, T. Melde, Michael Specht, M. Ackermann, M.F. Beug, N. Chan, S. Riedel, Roman Knoefler, Torsten Mueller, A.T. Tilke
Publikováno v:
2008 9th Annual Non-Volatile Memory Technology Symposium (NVMTS).
This paper investigates the use of a metal control gate for sub 30 nm NAND flash memory. It is shown that polysilicon control gates are not effective at reduced feature sizes due to poor electrical conductivity. As the physical dimensions scale and t
Autor:
A. Jain, M. Culmsee, Richard A. Conti, M. Galiano, W. Wille, R. Jaiswal, Chris Stapelmann, A.T. Tilke, Roland Hampp
Publikováno v:
The 17th Annual SEMI/IEEE ASMC 2006 Conference.
In the present work the high aspect ratio process (HARP) using a new O3/TEOS based sub atmospheric chemical vapor deposition process was implemented as STI gap fill in sub-65nm CMOS. We prove good gap fill performance up to aspect ratios larger 10:1.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.