Zobrazeno 1 - 10
of 12
pro vyhledávání: '"A.T. Sivaram"'
Publikováno v:
ITC
During device characterization it is not uncommon to find test and product engineers spending hours and hours of time on the ATE to verify AC measurements using oscilloscopes and time interval analyzers. Device performance boards are carefully design
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::50c07a656c062426d495c11250c9cbb5
https://doi.org/10.1109/test.2004.1386996
https://doi.org/10.1109/test.2004.1386996
Publikováno v:
ITC
A majority of digital logic devices receives stimulus from an external system clock and sends information out on bus pins which are synchronized to the system clock. During functional testing of such devices, ATE architectures supply the clock and in
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::e1e57482b00e5880e2e500bdd426a98a
https://doi.org/10.1109/test.2004.1387336
https://doi.org/10.1109/test.2004.1387336
Publikováno v:
ITC
Data flow based software architecture has been in use in the ATE environment for the last decade. Major ATE vendors typically provide the test engineers a database approach for representing test data and a programming language with tester specific ex
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::7a37b1fa4152b8ea4c40257c8868f327
https://doi.org/10.1109/test.2003.1270911
https://doi.org/10.1109/test.2003.1270911
Publikováno v:
ITC
This paper describes the unique hardware features designed in a traditional hardware Algorithmic Pattern Generator (APG) to make full functional Direct Access Testing (DAT) of embedded memories with different data widths easier in a high volume produ
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::fa9013f230361650f13b51cd350d0e58
https://doi.org/10.1109/test.2002.1041744
https://doi.org/10.1109/test.2002.1041744
Publikováno v:
ITC
The capability to acquire and display waveforms from a device under test (DUT) perspective, is an essential feature of all automatic test equipment (ATE) systems used in device debug situations. The way the signals are acquired and how they are displ
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::b48a26142cb6b2ed7c6a177968de3fcf
https://doi.org/10.1109/test.2002.1041770
https://doi.org/10.1109/test.2002.1041770
Autor:
A.T. Sivaram
Publikováno v:
ITC
This paper describes Split Timing Mode (STM), a dual timing domain ATE architecture, which allows selected channels to run at a different frequency from others. The paper also details the timing, pattern and datalogging details of STM, with examples
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::c87ce53a6045655796438f8c4bc13131
https://doi.org/10.1109/test.2001.966627
https://doi.org/10.1109/test.2001.966627
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.