Zobrazeno 1 - 10
of 10
pro vyhledávání: '"A.C. Dumbri"'
Autor:
W.S. Lindenberger, A.C. Dumbri, L. Noda, K.-H. Lee, W.W. Troutman, Y.-H. Wong, C.-T. Liu, J.M. Drynan, R. Dail, James T. Clemens, M.V. Depaolis, M. Nakamae, Philip W. Diodato
Publikováno v:
Proceedings. International Workshop on Memory Technology, Design and Testing (Cat. No.98TB100236).
The desire to enhance memory bandwidth in high performance computing components is overwhelming, and early attempts to combine large memories with high performance logic in a single silicon integrated circuit are numerous. However, existing implement
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::eed8a80b601df1e75c5fcc8a96420f77
https://doi.org/10.1109/mtdt.1998.705942
https://doi.org/10.1109/mtdt.1998.705942
Autor:
Hem M. Vaidya, Philip W. Diodato, W.S. Lindenberger, W.Y.C. Lai, S. Chaudhry, C.-T. Liu, J.H. O'Neill, A.C. Dumbri, Y.-H. Wong, Glenn B. Alers
Publikováno v:
Proceedings of the IEEE 2000 Custom Integrated Circuits Conference (Cat. No.00CH37044).
Embedded DRAM memory cells employing advanced capacitor dielectrics (Ta/sub 2/O/sub 5/) have been designed, fabricated, and measured. Memory cell data retention time is used to compare capacitor characteristics between four Ta/sub 2/O/sub 5/ equipmen
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::ca441abd3df83c7db96f9a59edb358a1
https://doi.org/10.1109/cicc.2000.852669
https://doi.org/10.1109/cicc.2000.852669
Autor:
A.C. Dumbri, W. Rosenzweig
Publikováno v:
IEEE Journal of Solid-State Circuits. 15:826-831
Static RAMs using undoped polysilicon load resistor cells can retain data at less than a nanowatt/bit. This allows large memories to be designed for low-power battery backup applications provided 1) all peripheral circuits can be powered down without
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::278d4c52db130a53ba5ca7f32e5afd53
https://doi.org/10.1109/jssc.1980.1051478
https://doi.org/10.1109/jssc.1980.1051478
Autor:
F.J. Prockyk, M.G. Mound, A.W. Yanof, K.J. Dimmler, J.M. Cassard, A.C. Dumbri, C.A. Benevit, W. Rosenzweig
Publikováno v:
IEEE Journal of Solid-State Circuits. 17:857-862
A 5 V 256K/spl times/1 bit NMOS dynamic RAM employing redundancy is described. Using 2.3 /spl mu/m design rules, the cell is laid out in a folded bit line configuration having a row pitch of 6.5 /spl mu/m and a sense-amplifier pitch of 18 /spl mu/m.
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_________::552b7bd476fc075ac74e2e4220a07e6b
https://doi.org/10.1109/jssc.1982.1051831
https://doi.org/10.1109/jssc.1982.1051831
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Conference
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.