Zobrazeno 1 - 10
of 36
pro vyhledávání: '"3D Stacked IC"'
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
Electronics
Volume 12
Issue 4
Pages: 908
Volume 12
Issue 4
Pages: 908
This paper proposes a novel technique of TSV BIST repair that targets the design yield and various test challenges of three-dimensional integrated circuits (3D stacked ICs). The proposed methodology is efficient to cover the various faults during the
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::dd70cea51b2f32884db7bcbdf76b7c8f
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
Journal of Electronic Testing. 31:503-523
In a modern three-dimensional integrated circuit (3D IC), vertically stacked dies are interconnected using through silicon vias. 3D ICs are subject to undesirable temperature-cycling phenomena such as through silicon via protrusion as well as void fo
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::85ed086dcaf49c1f32abfc4c484d09c6
https://doi.org/10.1007/s10836-015-5541-5
https://doi.org/10.1007/s10836-015-5541-5
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Autor:
Mottaqiallah Taouil, Said Hamdioui
Publikováno v:
Journal of Electronic Testing. 28:523-534
Recent enhancements in process development enable the fabrication of three dimensional stacked ICs (3D-SICs) such as memories based on Wafer-to-Wafer (W2W) stacking. One of the major challenges facing W2W stacking is the low compound yield. This pape
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::4bf95ea13550177d968140677658dafb
https://doi.org/10.1007/s10836-012-5314-3
https://doi.org/10.1007/s10836-012-5314-3
Autor:
Aghaee Ghaleshahi, Nima
Many cutting-edge computer and electronic products are powered by advanced Systems-on-Chip (SoC). Advanced SoCs encompass superb performance together with large number of functions. This is achieved by efficient integration of huge number of transist
Externí odkaz:
http://urn.kb.se/resolve?urn=urn:nbn:se:liu:diva-120798
Akademický článek
Tento výsledek nelze pro nepřihlášené uživatele zobrazit.
K zobrazení výsledku je třeba se přihlásit.
K zobrazení výsledku je třeba se přihlásit.
Publikováno v:
VLSI Design
Test planning for core-based 3D stacked ICs with trough-silicon vias (3D TSV-SIC) is different from test planning for non-stacked ICs as the same test schedule cannot be applied both at wafer sort and package test. In this paper, we assume a test flo
Externí odkaz:
https://explore.openaire.eu/search/publication?articleId=doi_dedup___::92b926ab09e1d26faf3f7ffac12ca0c4
https://lup.lub.lu.se/record/2733057
https://lup.lub.lu.se/record/2733057